MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP3248433

Publication date:

1991-11-06

Inventor:

OOKA HIDEYUKI

Applicant:

NEC CORP

Classification:

- international:

H01L21/336; H01L21/265; H01L29/784

- european:


Application number:


JP19900046114 19900226

Priority number(s):


Abstract of JP3248433

PURPOSE:To prevent electrostatic breakdown of a gate insulating film due to ion implantation and to enable high integration and high yield by carrying out ion implantation of high concentration for source/drain formation, by forming a thin gate insulating film thereafter, and by forming a gate electrode in selfalignment against a source/drain layer. CONSTITUTION: A field oxide film 2 is formed on a P-type silicon substrate 1, a heat oxide film 3 is formed on an element formation region and a phosphorus added polycrystalline silicon film 4 is further deposited. Then, a resist film 5 is formed and the polycrystalline silicon film 4 is anisotropically etched selectively, and phosphorus is ion-implanted in self-alignment to form n<->-layers 6, 7. Then, an oxide film 8 is deposited and isotropically etched to remain only on a sidewall of the polycrystalline silicon film 4, arsenic is ionimplanted in selfmatching, and n<+>-layers 9, 10 are formed. An insulating film 11 is deposited and selectively etched and removed to exposed an upper side of the polycrystalline silicon layer 4, the exposed oxide film 3 is wetetched, a gate oxide film 12 is formed, and conductive film 13 is deposited and selectively etched to form a gate electrode 13.









Data supplied from the esp@cenet database - Patent Abstracts of Japan

[®] 公 開 特 許 公 報 (A) 平3-248433

©Int. Cl. ³ H 01 L 21/336 21/265 29/784

識別記号 庁内整理番号

❸公開 平成3年(1991)11月6日

8422-5F 8422-5F 7738-5F

H 01 L 29/78

3 0 1 Y 3 0 1 L

21/26

21/265

審査請求 未請求 請求項の数 1 (全6頁)

9発明の名称 半導体装置の製造方法

②特 願 平2-46114 ②出 願 平2(1990)2月26日

⑫発 明 者 大 岡

秀 幸

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

砂代 理 人 弁理士 内 原 晋

PI 🟭 🚜

1.発明の名称

半導体装置の製造方法

2.特許請求の範囲

1. 半導体基板上に業子分離領域を形成する工程 と、前記案子分離領域により分離された案子形成 領域に第1絶縁限を形成する工程と、前記基板上 に第2被膜を形成し、前記第2被膜のゲート電極 予定邸上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして、前記第2 被膜を選択的にエッチングする工程と、前記ゲー ト電極バターンを有する第2被膜に対し、自己整 合的に低級度ソース・ドレイン層を形成する工程 と、前紀第2被膜の少なくとも側壁に第3被膜を 形成する工程と、前記第3被膜を形成された第2 被膜パターンに対し、自己整合的に高線度ソース ・ドレイン層を形成する工程と、前記基板上の 全面に絶縁性被膜を堆積し、前記絶縁性被膜を前 記第2及び第3被膜で構成されたゲート電極バ ターンの上面が露出するまで選択的にエッチング

除去する工程と、少なくとも前記第2被膜を選択 的に除去し、露出したゲート電極予定部上の第1 絶縁膜を除去する工程と、前記ゲート電極予定部 の半導体基板表面上にゲート絶縁膜を形成する工程と、前記場を推積し、前記導電膜 程と、前記場板上に導電膜を推積し、前記導電膜 をゲート電極予定部にのみ残るように選択的に エッチング除去し、ゲート電極を形成する工程と を有する半導体装置の製造方法。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特に微細な絶縁ゲート型電界効果トランジスタ (以下、MOSトランシスタと時記する)を歩留り良く形成する半導体装置の製造方法に関する。

〔従来の技術〕

半導体装置の高臭積化に伴い、該装置内で使用されるMOSトランジスタの微細化が急がれている。微細化に従いMOSトランジスタの内部電界強度が増大し、これがデバイスの信頼性に関し、問題となりつつある。

第5回はこの種の半導体装置の従来例を示す以 断面図、第6回(a)、(b)、~、(c)は第5回の従来例 を形成する工程を示す以断面図である。

第6回(a) に示すように、P型シリコン基板1上に選択酸化法等により素子分離用の厚い酸化膜2を形成し、その後、活性領域上に、ゲート酸化膜12を形成する。続いて、基板表面上にケート電機用の専電膜として例えば多結晶シリコン原4を成長し、その上にレジスト膜のゲート電話パターン5を形成する。なお、四示しないが、フィールド酸化限2の直下にはチャネルストッパー用のP型高不減物層を形成してもよい。また、チャネル領域の半導体基板装面には、トランジスタのしきい値を顕整するため、適当な不減物を加をする。

次に第6図(b) に示すように、ゲート電極13 を形成し、ゲート電極13とフィールド酸化膜2 に対して自己整合的に例えばリンを10¹³cm⁻³程 度イオン注入して、n⁻¹ソース・ドレイン暦6. 7を形成する。その後、第6図(c) に示すよう

絶縁駆を薄限化する際、下記のような問題が生じる。まず従来法では、形成されたゲート電極に対して、自己整合的にソース・ドレイン拡散層を形成することを目的に、高ドーズのイオン往入をゲート形成後に行なっている。イオン往入法は有電粒子を半導体基板に打込む方法であるため、本質的に帯電現象を伴う。ゲート絶縁駆が薄層電破壊れるに従い、このイオン往入工程による静電破壊が顕在化し、今後、前述した従来法では、MOSトラッシスタの製造歩留りの低下が懸念される。

また、MOSトランジスタの短チャネル化に際し、チャネル領域の半導体基板表面濃度を高める必要があるが、従来法では、チャネル領域以外の余分な領域にも、チャネルドーブが行なわれる。このためソース・ドレインの拡散層容量が増大し、デバイスの動作速度を低下させる原因となる。

本発明は上記の欠点に鑑み、ソース・ドレイン 拡散層を形成した後、チャネル領域上に薄いゲート酸化膜を介して自己整合的にゲート電極を配置

(発明が解決しようとする課題)

ところで、 M O S トランジスタの数細化には、 ゲート長の縮小と同時にゲート絶縁膜の薄膜化が 重要である。

しかし、上述した従来の製造方法では、ゲート

して、製造歩切りのよい、かつ、デバイスの動作 連度を低下させない半導体装置の製造方法を提供 することを解決すべき課題とする。

(課題を解決するための手段)

本発明の半導体装置の製造方法は、半導体基板 上に素子分離領域を形成する工程と、前記素子分 離領域により分離された素子形成領域に第1絶縁 膜を形成する工程と、前記基板上に第2被膜を形 成し、前記第2被腹のゲート電極予定郎上にレジ ストパターンを形成する工程と、前記シジストパ ターンをマスクとして、前記第2被額を選択的に エッチングする工程と、前記ゲート電極パターン を有する第2被膜に対し、自己整合的に低濃度 ソース・ドレイン層を形成する工程と、前記第2 被順の少なくとも側壁に第3被順を形成する工程 と、前記第3被膜を形成された第2被膜パターン に対し、自己整合的に高過度ソース・ドレイン層 を形成する工程と、前記基板上の全面に絶縁性被 膜を推構し、前記絶縁性被膜を前記第2及び第3 被股で構成されたゲート電極パターンの上面が遅

2 出するまで選択的にエッチング除去する工程と、少なくとも前記第2被限を選択的に除去し、露出したデート電棒予定部上の第1絶縁服を除去する工程と、前記が一ト電棒予定部の半導体基板を上にデート絶縁服を形成する工程と、前記基板上に導電限を堆積し、前記導電機をゲート電極を形成する工程とを有する。

(作 用)

ソース・ドレイン形成のための高級度のイオン 注入を行なった後、海いゲート絶縁膜を形成し、 ソース・ドレイン層に対して、自己整合的にゲー ト電機を形成し、イオン注入によるゲート絶縁膜 の静電破壊を防止する。

(実施例)

次に、本発明の実施側について図面を参照して 説明する。

第1 図は本発明の半導体装置の製造方法の第1の実施例を示す半導体装置 (MOSトランジスタ)の製断面図、第2 図(a).(b).~.(j)は第1 図

cm-2程度、イオン往入し、n・層9、10を形成 する。その後、第2図(d) に示すように、基板上 に絶縁順11、例えばBPSG、スピンガラスあ るいは、その他俗融性絶縁膜を堆積する。そし て、この絶縁騒11を第2図(e) に示すように、 多結晶シリコン暦4の上面が露出するまで選択 エッチする。次に、第2図(f) に示すように、異 出した多結晶シリコン層をウェットエッチ等によ り選択的に除去する。そして、露出した酸化膜3 をウェットエッチし、第2図(g) に示すように、 所望の順度のゲート酸化膜12を形成する。その 後ケート電極予定部を含む基板表面上に導電膜 13、例えば多結品シリコンを堆積し、第2図 (h) に示すように、少なくともゲート領域には残 るように基板上の導電膜を選択エッチすることに よりゲート電極13を形成する。その後、基板全 面に、例えばタングステン、チタン等の高融点金 爲脱14を第2図(i) に示すように被着し、窒素 署囲気中でアニールすることにより、ゲー電機上 のみにシリサイド暦16を形成してもよい。その

の実施側の製造工程を示す工程図である。

第2図(a) に示すように、P型シリコン基板1 上に選択値化法によりフィールド酸化酶 2 (以 降、酸化膜2と記す)を形成し、素子形成領域 上には、無酸化願3を形成する。さらに、例え ばリン添加多結晶シリコン膜 4 を 2 0 0 0 Å ~ 8000人堆積する。そして、ゲート電棒パター ンを有するレジスト膜5を倒えばフォトリソグラ フィにより形成する。次にレジスト級 5 をマスク に多結晶シリコン膜を選択的に異方性エッチし、 第2図(b) に示すように、この多結晶シリコン膜 4に対し自己整合的に例えばリンを加速エネル ギー20KeV ないし50KeV で10゚゚゚ca-゚゚程度 イオン住入し、 n^- 層 6 、7 を形成する。そして 基板上に例えば酸化膜を1000歳~4000歳 程度気相成長法により堆積する。次に第2図(c) に示すように、酸化限8を具方性エッチし、多結 **晶シリコン膜 4 の側壁にのみ残す。そして、この** 倒壁酸化膜 8 に対して自己整合的に、例えばヒ素 を住入エネルギー 5 O KeV ~ 8 O KeV で 1 O い

後、第2図(j) に示すように層間絶縁酸15を形成し、以下通常の工程を経て、第1図のMOSトランジスタを得る。

第3 図は本発明の第2の実施例を示すMOSトランジスタの縦断面図、第4 図 (a).(b).~.(i) は第3 図の実施例の製造工程を示す工程図である。本実施例では、n - 層とゲート電極をオーバーラップさせているため、LDDトランジスタのn - 層による寄生抵抗の影響を緩和することができる。

素子分離領域を形成し、第4図(a) に示すように、第4図(b) に示すように、第4図(c) に示すと、第子領域上に熱酸化酸3を成長し、ゲートを設成するのののは、カロンのののののののののののでは、第14回に、多数品がリコンを面にタングステスを提供のは、1000に1000人で、1000には、1000には、1000に対して、自己を会に、タングステン酸14に対して、自己を会に、タングステン酸14に対して、第200にのでは、第4図に対して、自己を会に、タングステン酸14に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対して、第420に対しが、第420に対し、第420に対しが、第4

n * 勝9. 10を形成する。次に第4図(d) に示 ずように、絶縁膜11例えば気相成長による酸化 膜、BPSG膜、あるいは塗布膜等を成長する。 その後、第4図(e) に示すように、絶縁刷11を タングステン股14の上面が露出するまで選択 エッチする。次に第4図(f) に示すように選出し たタングステン膜及び多結晶シリコン膜を順次 ウェットエッチ等により選択的に除去する。ここ で、表出したゲート領域のシリコン基板表面に、 パンチスルー防止及び、しきい値電圧調整のた め、例えばボロンを20KcV ~200KeV の加速 エネルギーで10!!~10!?cm-?程度イオン往入 する。その後、酸化膜3をウェットエッチ等によ り除去した後、30A~100A程度のゲート酸 化膜12を形成する。そして第4図(g) に示すよ うに、ゲート電板子定部を含む蒸板上に、準電額 13、例えば多結晶シリコン膜あるいは高融点金 属服等を形成する。その後、第4図(h) に示すよ うに、導電膜13を少なくともゲート領域に残る ように選択エッチする。そして第4図(i) に示す

の実施例の製造工程を示す工程図、第3図は本発明の第2の実施例を示すMOSトランジスタの設断面図、第4図)(a).(b),~.(i)は第3図の実施例の製造工程を示す工程図、第5図はこの種の 半導体の従来例を示す設断面図、第6図(a).(b). ~.(e)は第5図の従来例を形成する工程を示す設 断面図である。


- ♪ … … … P 型 シリコン 基板 、
- 2.3.8.12…酸化脎、
- 4 ………多結晶シリコン膜、
- 5 ………レジスト膜、
- 6 , 7 ···· n · 唐、
- 9,10mn·層·
- 11 …………絶益顯、
- 1 3 … … … 神電膜
- 1 6 ------シリサイド膜、
- 17 --- --- 金属層。
- 。 特許出願人 日本電気株式会社 代理人 弁理士内原 每

ように層間絶縁膜 1 5 を形成し、以下通常の工程を軽て、第 2 図に示す M O S トランジスタを得る。


(発明の幼果)


4.図面の簡単な説明


第1 図は本発明の半導体装置の製造方法の第1 の実施例を示す半導体装置 (MOSトランジスタ)の観断面図、第2図(a).(b).~.(j)は第1図



第1図







-178-